為了進(jìn)一步提高光模塊光學(xué)耦合效率和出光光功率，設(shè)計(jì)和優(yōu)化了400G光收發(fā)模塊，使用帶有透鏡的無源器件作為光學(xué)耦合的重要部件，以提高耦合效率；
采用輸入/輸出緩沖區(qū)信息規(guī)范（IBIS）模型對(duì)光模塊的高頻電路進(jìn)行分析與優(yōu)化；
最后，對(duì)光模塊進(jìn)行了光學(xué)設(shè)計(jì)、鏈路仿真和測(cè)試。
測(cè)試結(jié)果表明：設(shè)計(jì)的光收發(fā)模塊眼圖較為清晰，光眼圖抖動(dòng)為2.3ps左右，各個(gè)通道具有較好的一致性，202s內(nèi)無誤碼；信號(hào)傳輸100m后，未出現(xiàn)丟包情況，系統(tǒng)性能比較穩(wěn)定。

1、光模塊總體設(shè)計(jì)

光模塊的整體光電布局及結(jié)構(gòu)示意圖如圖2所示。在模塊的制作中，使用高精度貼片機(jī)將Driver、TIA、VCSEL和PD芯片貼在印制電路（PCB）上，然后通過高精度鍵合機(jī)對(duì)各芯片進(jìn)行連接，以實(shí)現(xiàn)電路信號(hào)的連通。在鍵合過程中，通過降低鍵合金線的拱高，從而在很大程度上縮短了鍵合金線的長(zhǎng)度，減小了高速信號(hào)反射的影響。在發(fā)射端，將Driver芯片VCSEL芯片的上表面置于同一水平面上；在接收端，將TIA芯片、PD芯片的上表面置于同一個(gè)水平面上，從而能夠有效地縮短鍵合金線的長(zhǎng)度。電芯片所在的鍍金面至PCB背面有數(shù)個(gè)通孔直接將熱量傳遞到PCB背面開孔，同時(shí)在背面填充高導(dǎo)熱系數(shù)的散熱材料與金屬管殼相接觸，以達(dá)到最理想的散熱通道；另外，在各電路芯片與金屬管殼的縫隙處填充高導(dǎo)熱系數(shù)的散熱材料，實(shí)現(xiàn)良好的熱管理性能。在完成光路芯片與電路芯片的鍵合后，使用增加了透鏡處理的無源器件對(duì)發(fā)射端和接收端進(jìn)行一體式光耦合封裝，以此來完成光引擎的氣密性封裝。與不帶透鏡的無源器件相比，使用該種增加透鏡的無源器件的耦合效率可提高10%~15%。

2、 光模塊的高頻電氣與光學(xué)設(shè)計(jì)

2.1 光模塊的PCB設(shè)計(jì)

整個(gè)模塊的PCB采用10層板結(jié)構(gòu)，其中4層用于高頻差分線，另外6層用于參考層及直流層。本文使用阻抗計(jì)算軟件（Polar SI9000）和3D信號(hào)仿真軟件HFSS來對(duì)高頻差分線進(jìn)行阻抗計(jì)算，并進(jìn)行了模擬仿真測(cè)試（在外層差分結(jié)構(gòu)下，100Ω阻抗差分線寬為4mil，間距為8mil），在PCB的制作過程中，高頻差分信號(hào)層的板材必須選用低介電常數(shù)的高速專用板材，比較常用的是羅杰斯或者松下M6，另外，為了確保各疊層的物理對(duì)稱性，避免因受熱不均而導(dǎo)致PCB發(fā)生形變問題，需要對(duì)板材進(jìn)行對(duì)稱處理。本文設(shè)計(jì)的光模塊中的參考層和直流走線層采用普通的FR4材料。

2.2 高頻線路分析與優(yōu)化

本文采用輸入/輸出緩沖區(qū)信息規(guī)范（IBIS）模型進(jìn)行仿真設(shè)計(jì)。在光模塊發(fā)射端結(jié)構(gòu)中，誤碼儀產(chǎn)生26.5625Gbaud 的高速差分信號(hào)，通過帶寬為40GHz的電纜及超小型高頻接頭（2.92連接器）連接到光模塊的測(cè)試電路板上，通過測(cè)試電路板上的小尺寸可插拔-雙倍密度（QSFP-DD）連接器傳輸?shù)焦饽K內(nèi)部的DSP芯片。在光模塊內(nèi)部，DSP芯片對(duì)高速信號(hào)數(shù)據(jù)進(jìn)行恢復(fù)、整形后傳輸?shù)紻river芯片，Driver芯片對(duì)信號(hào)進(jìn)行放大，并驅(qū)動(dòng)VCSEL芯片產(chǎn)生光信號(hào)。發(fā)送端等效電路結(jié)構(gòu)框圖如圖3所示。

圖3 發(fā)送端封裝等效電路示意圖

高頻優(yōu)化結(jié)果表明：發(fā)射和接收共32組高速差分線均能達(dá)到3dB的帶寬且大于35GHz的高頻要求（實(shí)際使用帶寬不超過20GHz），所有高頻線路的阻抗值控制在100Ω（誤差精度為1Ω），高頻線路的回波損耗值全部小于-15dB。此外，VCSEL芯片通過差分鍵合線與Driver 芯片相連，鍵合線使用的是常規(guī)直徑為25μm的金線，最長(zhǎng)的一條鍵合線從500μm縮短到280μm，插損值降低了0.3dB。

圖4 接收端封裝結(jié)構(gòu)框圖

2.3 光學(xué)設(shè)計(jì)

光模塊貼片鍵合成品圖如圖5所示。使用貼片機(jī)將Driver 芯片、TIA 芯片按照設(shè)計(jì)的貼片位置標(biāo)記位進(jìn)行陣列貼片，確保2種芯片貼片位置誤差小于3μm，以此來保證產(chǎn)品的精度及光學(xué)耦合的穩(wěn)定性。在Driver芯片、TIA 芯片完成貼片后,進(jìn)行VCSEL芯片、PD芯片的貼片，使其分別對(duì)應(yīng)Driver芯片和TIA芯片的工作區(qū)域，并按照GSG的管腳位置進(jìn)行標(biāo)記對(duì)齊,貼片誤差小于3μm。完成貼片后，根據(jù)仿真中得出的金線長(zhǎng)度及角度進(jìn)行鍵合機(jī)參數(shù)設(shè)置, 對(duì)所有管腳進(jìn)行鍵合，至此便完成了芯片與PCB的鍵合工作。

圖5 光模塊貼片鍵合成品圖

完成鍵合后，本文使用高精度耦合機(jī)對(duì)模塊進(jìn)行有源耦合，耦合工作分2次進(jìn)行：一次耦合一組陣列貼片的Driver、TIA芯片（使用光功率計(jì)檢測(cè)4通道TX的發(fā)射出光功率，使用軟件檢測(cè)4通道RX的接收響應(yīng)度），當(dāng)發(fā)射和接收的檢測(cè)指標(biāo)同時(shí)達(dá)到最大值時(shí)，進(jìn)行Lens點(diǎn)膠固定；另一次以同樣的方式對(duì)另一組芯片進(jìn)行耦合固定。本文制作的400G光收發(fā)模塊實(shí)物如圖6所示。

圖6 400G光收發(fā)塊結(jié)構(gòu)實(shí)物圖

3、光模塊仿真

3.1 光模塊鏈路仿真結(jié)構(gòu)

圖7是光模塊鏈路仿真結(jié)構(gòu)示意圖。在發(fā)射端，VCSEL在Driver芯片的驅(qū)動(dòng)下發(fā)出一束光，Driver芯片輸出的高速射頻信號(hào)對(duì)光信號(hào)進(jìn)行調(diào)制后輸出。通過使用光功率計(jì)、光示波器主光頻譜儀，可獲取光信號(hào)的平均光功率（Pawg）、消光比（ER）和波長(zhǎng)等重要參數(shù)。在進(jìn)行模塊自環(huán)或交叉測(cè)試時(shí)，實(shí)纖在接收端接收到光信號(hào)后，經(jīng)過PD、TIA、DSP等芯片的一系列信號(hào)處理，將信號(hào)傳遞到電示波器上，即可觀察轉(zhuǎn)化后的電信號(hào)眼圖并分析信號(hào)質(zhì)量；將該電信號(hào)輸入到誤碼儀的RX端口，即可在誤碼儀上讀取實(shí)時(shí)誤碼率，以判斷模塊的傳輸質(zhì)量是否達(dá)到國(guó)際標(biāo)準(zhǔn)要求。

圖7 光模塊仿真鏈路結(jié)構(gòu)示意圖

3.2 模塊測(cè)試

圖9 光模塊測(cè)試誤碼率圖

4 總結(jié)

本文對(duì)400G光模塊的結(jié)構(gòu)和高頻電路進(jìn)行了系統(tǒng)的設(shè)計(jì)，并使用專業(yè)軟件進(jìn)行了優(yōu)化。測(cè)試結(jié)果表明：與不帶透鏡的無源器件相比，使用這種增加透鏡的無源器件可將耦合效率提高10%~15%；高頻線路優(yōu)化后的回波損耗值全部小于-15dB，插損降低了0.3dB；光收發(fā)模塊的眼圖清晰，抖動(dòng)約為2.3ps，各通道具有較好的一致性，202s內(nèi)無誤碼；信號(hào)傳輸100m后，誤碼率小于1E-12，模塊的總功率為9.8W，達(dá)到國(guó)際標(biāo)準(zhǔn)要求。