加脊基片集成同軸線 (RSICL) 是一種新型傳輸線結(jié)構(gòu)，為其設(shè)計(jì)性能良好的轉(zhuǎn)接結(jié)構(gòu)使得 RSICL 可以與傳統(tǒng)平面電路兼容十分重要。本文提出了一種應(yīng)用于毫米波高速互連的 RSICL 轉(zhuǎn)接結(jié)構(gòu),實(shí)現(xiàn)了 RSICL-過孔-接地共面波導(dǎo)的垂直轉(zhuǎn)接?；?PCB 工藝，對(duì)所設(shè)計(jì)的 RSICL 轉(zhuǎn)接結(jié)構(gòu)進(jìn)行了加工和測(cè)試。測(cè)試結(jié)果與仿真結(jié)果吻合良好，在 DC-40 GHz范圍內(nèi)，插入損耗小于 2 dB，回波損耗大于 10 dB。

1. 引言

傳輸線是集成電路和電子系統(tǒng)中最基本的單元。隨著信號(hào)頻率的日益增長，發(fā)展具備良好信號(hào)完整性，特別是在傳輸高速信號(hào)時(shí)仍能保持良好性能的傳輸線結(jié)構(gòu)變得十分有意義。傳統(tǒng)的傳輸線結(jié)構(gòu)，如微帶線和共面波導(dǎo)由于它們都是開放結(jié)構(gòu)，在高密度的高速集成電路中，面臨較為嚴(yán)重的串?dāng)_和色散問題。

基片集成同軸線（SICL）把同軸線集成到基片集成電路中，SICL 的主模是 TEM 模，支持基帶信號(hào)，帶寬較寬、且屏蔽性能良好。2021 年，加脊基片集成同軸線（RSICL）被提出，其在SICL 外部導(dǎo)體的兩側(cè)設(shè)置兩個(gè)脊，引入了額外的電容。相比于SICL，RSICL 實(shí)現(xiàn)了橫向尺寸的小型化，擴(kuò)展了單模帶寬，增強(qiáng)了電磁屏蔽，同時(shí)增加了設(shè)計(jì)自由度（增加了兩個(gè)脊作為設(shè)計(jì)參數(shù)）。報(bào)道中所提出的 RSICL 比具有相同金屬通孔的SICL的電磁屏蔽提高了100倍。RSICL在尺寸、帶寬、屏蔽、設(shè)計(jì)自由度等方面都優(yōu)于 SICL，因此非常適合用于高密度集成的高速電路互連。作為一種新型的傳輸線結(jié)構(gòu)，目前對(duì)于RSICL 轉(zhuǎn)接研究設(shè)計(jì)十分缺乏，現(xiàn)有報(bào)道的 RSICL 轉(zhuǎn)接均是 RSICL 到接地共面波導(dǎo)（GCPW）平面階梯轉(zhuǎn)接，缺乏垂直轉(zhuǎn)接，無法發(fā)揮 RSICL 可以多層堆疊的優(yōu)勢(shì)。

本文提出了一種RSICL 的垂直轉(zhuǎn)接結(jié)構(gòu)，通過金屬通孔實(shí)現(xiàn)了RSICL和 GCPW 的垂直轉(zhuǎn)接。基于印刷電路板（PCB）工藝，對(duì)所設(shè)計(jì)的 RSICL轉(zhuǎn)接結(jié)構(gòu)進(jìn)行了加工和測(cè)試。測(cè)試結(jié)果與仿真結(jié)果吻合良好，在 DC 到 40GHz 范圍內(nèi)，插入損耗小于 2 dB，回波損耗大于 10 dB。

2. RSICL-Via-GCPW 轉(zhuǎn)接結(jié)構(gòu)

在設(shè)計(jì)中，選擇了厚度為 0.5 mm的 Rogers RT/Duroid 5880 介質(zhì)基板，其介電常數(shù) εr=2.2，損耗 tanδ=0.0009。導(dǎo)體為金屬銅，電導(dǎo)率為 σ=5.8×107S/m。

圖 1 RSICL-Via-GCPW 轉(zhuǎn)接結(jié)構(gòu)，(a)三維視圖，(b) 金屬層俯視圖。

圖 1(a)展示了所設(shè)計(jì)的 GCPW 到RSICL 的轉(zhuǎn)接結(jié)構(gòu)，二者通過兩個(gè)金屬盲孔連接。RSICL 和 GCPW 的尺寸參數(shù)都標(biāo)記于圖中，結(jié)構(gòu)一共包含 5層，1/3/5 層是金屬層，2/4 層是介質(zhì)層，其中 RSICL 的第 1 層，第 2 層，第 3層的延長部分被用來構(gòu)建 GCPW 的信號(hào)線層、介質(zhì)層及地。兩層介質(zhì)層的厚度均為 h。RSICL 的外導(dǎo)體、內(nèi)導(dǎo)體、脊和與內(nèi)導(dǎo)體之間縫隙的寬度分別為 w、a、b、s。圖 1(b)分別展示了該轉(zhuǎn)接結(jié)構(gòu)的 3 個(gè)金屬層，ws和 wg 分別是 GCPW 的線寬和縫隙寬度，wc是GCPW 兩列金屬通孔的孔心距離。l1和 l2 分別是 GCPW 和 RSICL 的長度，GCPW 的信號(hào)線和 RSICL 的內(nèi)導(dǎo)體通過設(shè)置于第 2 層的金屬盲孔（紅色）連接，盲孔的直徑為 rb。其余過孔（藍(lán)色）皆穿過第 2 層和第 4 層介質(zhì)層并與第 1 層和第 5 層金屬層相連，r 是直徑，d 是兩個(gè)相鄰?fù)字行闹g的距離。

表 1 RSICL-Via-GCPW 轉(zhuǎn)接尺寸參數(shù)（mm）

表 1 列出了該轉(zhuǎn)接設(shè)計(jì)的所有尺寸參數(shù)，由 50 Ω 特性阻抗要求，RSICL和 GCPW 的尺寸率先被確定，同時(shí)GCPW 的尺寸需要和擬用于測(cè)試的2.92 mm 連接器匹配。盲孔尺寸經(jīng)過全波仿真優(yōu)化得到。

圖 2 RSICL-Via-GCPW 背靠背轉(zhuǎn)接結(jié)構(gòu)實(shí)物，(a)金屬層，(b) 轉(zhuǎn)接結(jié)構(gòu)及連接器。

圖 2(a)展示了 PCB 工藝加工的RSICL-Via-GCPW 結(jié)構(gòu)的 3 個(gè)金屬層,與圖 1(b) 所展示的設(shè)計(jì)圖對(duì)應(yīng)。圖 2(b)給出了加工好的 RSICL-Via-GCPW 轉(zhuǎn)接結(jié)構(gòu)及 2.92 mm 連接器。接著對(duì)所設(shè)計(jì)的 GCPW-Via-RSICL 及連接器結(jié)構(gòu)進(jìn)行了全波仿真并采用矢量網(wǎng)絡(luò)分析儀測(cè)量了其 S 參數(shù)。圖 3 給出了仿真和實(shí)測(cè)的S參數(shù)結(jié)果，在DC-40 GHz范圍內(nèi)，實(shí)測(cè) S21 大于-2 dB，S11 小于-10 dB。測(cè)量結(jié)果和仿真結(jié)果的誤差主要由加工誤差引起連接器和 GCPW在實(shí)際連接中不能完全對(duì)準(zhǔn)導(dǎo)致的。

圖 3 RSICL-Via-GCPW 結(jié)構(gòu)的仿真和測(cè)量 S 參數(shù)

3. 結(jié)論

本文實(shí)現(xiàn)了一種用于毫米波高速互連的 RSICL 到 GCPW 的垂直轉(zhuǎn)接，實(shí)現(xiàn)了 DC-40 GHz 的超寬帶寬，測(cè)試結(jié)果顯示插入損耗小于 2 dB，回波損耗大于 10 dB。